为了应对不断增长的人工智能计算需求，半导体行业已经采用异构集成技术来开发先进的加速器。这些解决方案将 CPU、GPU、内存、输入/输出和电源管理功能整合到一个封装中。该过程涉及将逻辑、存储器和其他组件分离成不同的芯片或小芯片，然后使用高密度、低延迟和低电阻互连进行组装。这种方法提高了电气和热性能，并有助于降低功耗。

一、传统微凸块技术的原理与局限

在通常的做法中，小芯片通过微凸块连接，微凸块由顶部装有焊球的金属螺柱组成。将配备微凸块的小芯片放置在一起并在回流炉中加热，熔化焊料以建立互连;或者，可以使用热压缩粘合，施加压力和热量来粘合每个小芯片。微凸块互连通常以 25 至 50 微米之间的间距排列，允许每平方毫米数百个互连密度。优化凸块设计和键合技术可以进一步将这种密度提高到每平方毫米数千个，这对于小型设备之间的高带宽通信具有重要意义。

微凸块限制受物理和材料约束的影响。焊料连接效率的减小凸块尺寸和密度的增加会受到焊料连接效率的影响——过量的焊料可能会导致相邻凸块之间的桥接或短路，而焊料不足则会留下开路连接。小规模的可靠性受到铜柱和焊料金属间化合物形成的影响，这些化合物具有不同的热机械性能，可能导致开裂和机械故障。

二、混合键合技术：突破困境的新曙光

为了避免微凸块限制，半导体行业采用了混合键合技术，实现密度为每平方毫米 100,000 个或更高的芯片到芯片互连。混合键合最初是为图像传感器和存储器开发的，它在芯片表面之间建立了两种类型的连接：电介质键合和铜对铜键合。这种方法消除了对降低热性能和电气性能的焊料或中间材料的需求。混合绑定在高性能计算设备中的第一个重要用途是 AMD 的 Ryzen 7 系列处理器，该处理器于 3 年推出，带有 2022D V 缓存，其中外部内存缓存混合绑定到逻辑 CPU。目前，领先的逻辑代工厂正在使用商业独立键合器，但迫切需要集成的混合键合系统来跟上人工智能的进步步伐。

混合键合具有几个关键优势。没有凸块和焊料，减少了凸块间距，有助于优化垂直空间利用率。键合结构通过直接连接最大限度地减少寄生电容和电阻，从而提高电气性能，从而增强信号完整性，实现更高的数据传输速率和更低的能耗。与使用导热系数有限的有机填料的微凸块技术相比，混合键合可以促进更有效的散热，并且由于排除了有机材料，可以在高功率作（例如人工智能数据中心）期间降低结温。直接铜对铜连接还可以解决与脆性金属间化合物形成相关的可靠性问题。

三、混合键合的工艺解析

混合键合工艺涉及在用于键合的小芯片和目标晶圆上创建铜和介电键合结构。这是通过使用化学气相沉积（CVD）沉积氧化硅或其他介电层来实现的，随后该层被蚀刻并用铜填充。铜键合焊盘是为外部设备连接而制造的，其中化学机械抛光 （CMP） 可实现光滑的介电表面，铜焊盘在表面以下以纳米级精度凹进。保持一致的铜形貌很重要，因为过多的凹槽会引入界面空隙，过度突出可能会导致分层。

在形成铜和介电键合结构后，单裂的小芯片（在晶圆上）就可以混合键合到包含器件基板的目标晶圆上。首先，将晶圆暴露在激活介电键合膜的低能量等离子体中，然后进行水处理，使晶圆表面羟基化。随后将两个晶片移动到混合粘合器中，小芯片在其中精确对齐并与目标晶片接触。活化的表面相互作用形成临时键，然后热退火以产生永久的介电-介电共价键。在热退火过程中，铜焊盘膨胀并熔合，完成混合键合过程。

四、集成系统：混合键合技术的未来保障

混合键合的性能和可靠性取决于几个因素，包括电介质和金属的化学和物理特性、表面条件和精确对准。由于混合键合需要直接的电介质与电介质接触，因此任何污染物（例如颗粒、残留物或抛光和单裂产生的边缘缺陷）都会损害键合完整性。此外，由等离子体和水化处理引起的键合表面的活化状态会随着时间的推移而降解，从而降低键合能量和质量。

通过实施集成的混合键合系统，可以显着减少与混合键合工艺相关的挑战。整合所有关键的键合能力——包括混合键合机、水合、表面处理和计量——将能够精确控制表面活化和键合之间的排队时间，确保一致性并最大限度地减少变化。此外，这种解决方案可以为加工步骤之间的晶圆运输提供一个隔离、清洁和受控的环境，从而减少颗粒的产生和表面污染。应用材料公司一直在与贝思合作，共同开发行业领先的集成系统，我们期待在未来几个月内分享更多关于我们取得的进展的细节。半导体行业需要这种集成系统来促进更先进的小芯片的粘合，并让最先进的人工智能加速器蓬勃发展。