玻璃基板穿孔与基板凹槽技术在先进封装中的应用
前言
随着高效能运算（HPC）、人工智能（AI）推论与训练，以及下一代数据中心基础设施的快速发展，电子封装技术承受着日益严苛的性能要求。传统有机基板在互连间距、讯号损耗与功率密度方面已逼近物理极限，系统架构师正积极寻求能够同时满足电气、光学与机械需求的新型载板材料。
玻璃基板在此背景下受到广泛重视。玻璃具有低介电常数、低插入损耗、高尺寸稳定性，以及可调整的热膨胀系数（CTE），使其既能作为与硅芯片 CTE 接近的 Interposer，也能作为兼容有机增层制程的玻璃芯基板。更关键的是，玻璃的固有光学透明性支援侧向波导整合，以及与嵌入式光电子芯片（PIC）的直接耦合——这是不透明有机基板或陶瓷基板根本无法实现的功能。此外，玻璃基板还能承载局部硅互连（LSI）嵌入结构，用于细间距再布线，并整合嵌入式被动元件（如薄膜电容）以改善电源完整性。
为充分发挥玻璃基板的多功能潜力，必须依赖高精度、低缺陷且可规模化的制造技术。LPKF Laser & Electronics SE 提出的三项核心激光制程恰好满足这些条件：激光诱导深蚀刻（LIDE）用于形成高深宽比的 Through-Glass Via（TGV）、盲腔结构与穿切结构；激光直接写入（LDW）在玻璃本体中刻写光学波导；激光玻璃对玻璃熔接（TensorBonding）则在无需黏合剂的条件下实现气密性多层叠接。三项技术协同作用，将玻璃从被动载板转化为具备主动电-光整合功能的系统平台。
本文以一个双层玻璃芯展示平台（120 mm × 100 mm）为核心，详细说明上述各项技术的原理、制程参数、实验结果，以及在光电共封装（CPO）应用中的整合展望。该展示平台整合了元件嵌入、CPO 波导至芯片耦合、LSI 嵌入，以及激光增强多层叠接等功能，在统一的封装架构中验证了各项制程的可行性。
图 1：双层玻璃基板展示平台实物照片，尺寸为 120 mm × 100 mm，每层玻璃厚度 425 µm。整个叠层基板共制作了约 180,000 个 TGV、20 个穿切腔体及 65 个盲腔，作为玻璃先进封装各项制程能力的验证平台。
激光诱导深蚀刻（LIDE）：多层玻璃基板结构化的核心技术
LIDE 是一种两阶段制程，从根本上重新定义了玻璃微制造所能达到的结构精度。第一阶段，超短脉冲激光在玻璃本体的选定位置进行局部修饰，不直接去除任何材料。激光与玻璃的交互作用以非热性机制为主：激光并非烧蚀或熔化玻璃，而是局部改变玻璃基质的化学活性，形成化学蚀刻反应速率显著较高的修饰区域，同时周围未修饰的本体材料几乎不受影响。第二阶段，基板进行选择性湿式化学蚀刻。由于修饰区域的蚀刻速率远高于未修饰基体，精确的三维结构便在严格控制的几何形态下逐渐显现。
LIDE 的高蚀刻选择比是最关键的工艺特性。这一特性使深宽比超过 20:1 的结构成为可能——例如直径 25 µm 的 TGV 可贯穿 500 µm 厚的玻璃基板——并且孔壁锥度几何形态清晰、可灵活调整。由于激光与材料的交互作用以非热性机制为主，传统激光烧蚀或机械钻孔通常伴随的热影响区得以完全消除。这一特性在多层玻璃 Assembly 中相当重要，因为残留热应力可能损害玻璃间的黏合完整性、破坏光学对准精度，或影响长期可靠性。
LIDE 制造的 TGV 所具备的平滑孔壁，在金属化制程中同样带来明显的工程优势。圆柱对称性与低表面粗糙度有助于均匀的种子层沉积与铜电镀，从而降低导体损耗并提升热机械稳定性。此外，激光修饰步骤的高放置精度——即使在 510 mm × 515 mm 的面板尺寸上也能保持——确保了多层玻璃叠接时的 TGV 对准可靠性。
在 LIDE 可实现的结构中，TGV 是多层玻璃系统中主要的垂直电气互连骨架。透过调整激光能量输入与蚀刻参数，孔径直径、锥角以及孔壁质量均可精确设计，以满足特定的高频电气性能需求。展示平台在两层玻璃中共制作了约 180,000 个 TGV，于顶部再布线层与底部焊垫之间提供密集的垂直互连路径。
图 2：双层玻璃结构设计的 2D 俯视图（上）与截面叠层示意图（下），标示各项关键功能特征：(a) 整合波导；(b) 具备耦合能力的腔壁界面；(c) 嵌入式光电子芯片整合腔体；(d) 由底部提供电气接触至光电子芯片的 TGV；(e) 跨越两层的垂直叠接 TGV，用于 IC 与 HBM 的电源与接地供应；(f) 局部硅互连（LSI）嵌入的盲腔；(g) 含热通孔的被动或主动元件嵌入腔体；(h) 局部应力稳定与结构强化用的玻璃对玻璃熔接区域。
TGV、腔体结构与光学耦合界面
LIDE 所实现的盲腔结构是异质整合概念的核心。在局部硅互连（LSI）嵌入应用中，深度与底面质量严格受控的浅凹槽可使桥接芯片（bridge die）与玻璃表面齐平嵌入。腔体的深度与锥角由激光修饰设定决定，而底面粗糙度则受修饰间距与蚀刻条件控制。这些精确成型的浅凹槽，使超细间距硅再布线层能集中于面板的局部区域，而较低损耗、较大间距的全域布线则由玻璃基板本身承担——这种混合布线策略在密度、损耗与成本之间取得了良好的平衡。
LIDE 同样支援含整合热通孔的盲腔结构，用于嵌入被动或主动元件。在此类结构中，TGV 或底部通孔的阵列嵌入于腔体底部，同时提供垂直电气互连路径与局部导热通道，并可选择性兼具接地或屏蔽功能。置于腔体底部的热通孔能改善热萃取效率，并允许对垂直与侧向热传输进行受控调整。由于腔体与通孔在同一激光结构化步骤中一次成型，无需额外的对准制程即可天然保持精确的几何对准。嵌入此类腔体中的去耦电容，与表面安装方案相比，具有更低的寄生电感与电阻，并受益于热通孔提供的散热路径。
LIDE 还能在腔壁的特定截面形成局部光学耦合界面，这是本技术在 CPO 应用中最具特色的能力之一。透过选择性修饰并蚀刻腔体下部区域，腔壁的上半段可在后续制程中呈现高平面度的表面。所达到的表面粗糙度低于 20 nm（在 20 µm × 20 µm 测量面积上），满足高效边缘耦合至嵌入式光电子芯片所需的低散射标准。这一成果相当值得注意：在单一激光化学制程序列中——无需后续研磨或平坦化——便可在玻璃腔壁上实现光学级表面质量，这大幅简化了整合流程。
此光学功能性腔壁界面可与激光直接写入或离子扩散制造的表面埋入波导精确对准。光学模式从波导直接传递至腔体空间，再进入嵌入式光电子芯片的边缘端面，实现光电讯号转换——整个过程在机械稳定的整体式玻璃环境中完成，无需任何中间光纤耦合元件。耦合界面的垂直位置并非固定，而是可透过调整激光修饰深度来优化与嵌入光电子结构的模式重叠。
图 3：LIDE 制作的各类结构。(a) 150 µm 盲腔，用于 LSI 整合；(b) 顶层穿切形成的腔体，配合底层 TGV 提供底侧 RDL 电气连接，腔壁经工程设计以支援波导与嵌入式光电子芯片之间的光学通讯；(c) 波导至光电子芯片边缘耦合界面，经选择性 LIDE 修饰后达到光学级腔壁平整度；(d) 含垂直热通孔的密闭盲腔，用于嵌入元件的电气连接与热管理。
透过在单一 LIDE 制程序列中将高深宽比腔体成型与局部光学级表面加工结合，即可为电-光多层玻璃平台及确定性波导至芯片通讯奠定稳固的制程基础。
图 4：整合波导与基板腔体之间用于光电子芯片整合的光学耦合界面。腔壁经 LIDE 加工至表面粗糙度低于 20 nm，可将外部光讯号从封装外侧的表面埋入波导，透过腔壁有效边缘耦合传入嵌入式光电子芯片，转化为芯片内部的电讯号，无需额外的光纤耦合元件。
玻璃对玻璃激光熔接：TensorBonding 多层叠接技术
在多层玻璃封装中，各玻璃层之间必须具备机械稳健、热稳定且与精细微结构兼容的层间键合，同时在 CPO 导向设计中不应对光学路径产生干扰。传统黏合剂键合方式在层间界面引入了可能产生脱气、CTE 失配或光学吸收问题的材料。LPKF TensorBonding 是一种激光局部玻璃熔接制程，完全消除了对黏合剂的需求。
TensorBonding 的机制依赖于在玻璃对玻璃界面的窄带区域进行精准激光加热。当两片玻璃基板以个位数微米范围的残留间隙相互贴合时，激光局部软化玻璃，引发黏性材料流动与受控间隙塌缩。这种塌缩产生机械接触力，在相对的玻璃表面之间建立紧密键合。熔接缝侷限于受辐照的窄带区域，热效应与机械影响在各方向上迅速衰减，其空间侷限性正是 TensorBonding 能与 LIDE 密集微结构兼容的关键所在。
实验结果确认，熔接缝可放置于距 LIDE 制作的 TGV 与盲腔结构 150 µm 以内的位置，而不会在相邻区域引发微裂纹或任何可观察的结构损伤。这些结果表明，所引入的热负荷与机械负荷足够侷限，定义的制程窗口与敏感的微结构区域兼容。TensorBonding 的空间选择性还支援有策略的局部强化方案：熔接缝可仅施加于面板的结构敏感区域——例如嵌入式光电子芯片腔体或 LSI 凹槽周边——同时保持其他区域的整体布局灵活性，避免全面黏合所带来的全域应力状态。
图 5：玻璃熔接缝（图像上方箭头所示）紧邻（约 150 µm）LIDE 制作的 TGV 与盲腔结构的 SEM 影像。TensorBonding 的热影响高度侷限，相邻 LIDE 微结构中未观察到微裂纹或其他任何结构损伤，验证了两项制程技术的相互兼容性。
TensorBonding 具备的另一项重要功能，是在两层不同玻璃基板的铜焊垫之间同步形成电气接触。在一个三层玻璃基板的验证实验中，表面溅射铜焊垫被图案化于各玻璃基板的内面，位置对应 TGV 位置。叠接对准后，在选定位置施加局部玻璃熔接制程。对菊链（daisy-chain）测试结构的电气特性量测确认，熔接缝轮廓内的铜焊垫成功在整个三层 Assembly 中形成连续导通路径，而无需焊料、导电胶或额外的 TGV。菊链的量测导通结果验证了玻璃熔接制程能够同时实现紧密的机械键合与可靠的铜对铜电气接触——这一双重功能为多层玻璃 Assembly 提供了相当大的制程简化空间。
图 6：LPKF TensorBonding 技术产生的熔接缝结构。上方示意图（截面）显示三层玻璃（Panel 1、2、3）中 TGV 与铜焊垫的对齐及熔接缝形成位置，熔接缝在焊垫位置提供连续的电气导通路径。下方光学显微镜照片（比例尺 1000 µm）显示铜焊垫及其间熔接缝所连通的菊链导线，验证了整个多层 Assembly 的电气连续性。
制造成熟度与系统整合展望
上述实验结果共同确认，LIDE、LDW 与 TensorBonding 三项激光制程构成了一套连贯且可规模化的多功能多层玻璃基板制造工具箱。各项技术分别针对整合挑战的不同面向：LIDE 负责电气与热垂直互连以及精密凹槽成型；LDW 在玻璃本体中刻写光讯号路由层；TensorBonding 则提供多层堆栈所需的层间机械与电气键合。三者互不重叠，协同作用。
与传统机械加工或热驱动激光烧蚀相比，LIDE 在几乎没有热影响的条件下实现确定性的体积修饰，支援高深宽比结构化而不产生微裂纹或边缘崩缺。这一能力在多层 Assembly 中相当重要，因为残留应力可能损害玻璃对玻璃的键合完整性、破坏光学对准，或影响长期可靠性。TGV、穿切结构、盲腔与腔体-通孔复合结构的组合，将玻璃从被动载体转化为主动的系统整合平台。
在制造成熟度方面，LIDE 可评估为技术成熟度等级（TRL）9，处于制程冻结与向完全高产量制造（HVM）过渡之间的阶段。制程稳健性、定位精度（在最大 510 mm × 515 mm 面板上）与产能特性均已在工业部署规模下得到验证。TensorBonding 目前在目标基板格式（510 mm × 515 mm）上以试验机台状态运行，评估为 TRL 5–6 范围。两项技术之间的成熟度差距意味着，基于 LIDE 的玻璃基板在近期采用已具备技术可行性，而 TensorBonding 整合至高产量流程仍需持续开发。
在系统层面，这些技术的组合开创了传统有机基板无法提供的整合路径。在单一玻璃载板中同地部署电气 TGV、嵌入式被动元件、LSI 桥接芯片、光学波导与光电子芯片边缘耦合界面，能够实现传统封装难以企及的功能密度，有望显著缩小 CPO 系统的封装体积并降低寄生损耗。对于 AI 数据中心应用而言，光学耦合损耗预算或电气互连长度的改善，可直接转化为系统层面每比特能耗（energy-per-bit）的降低。
值得持续关注的是在高效能运算工作条件下的可靠性表现。极端温度间的热循环、Assembly 过程中的机械冲击，以及玻璃与铜系统的长期潜变或疲劳，均需在进入高产量部署之前进行系统性量测与验证。TensorBonding 形成的铜接触在热循环下的可靠性是一个具体的待验证课题，因为该接触是透过受控间隙塌缩与表面压合形成的，而非传统的焊料回流。LIDE 腔壁工程所形成的波导至光电子芯片耦合界面的长期光学耦合效率，也需在与数据中心基础设施相关的使用寿命尺度上加以验证。
此外，本文讨论的多功能腔壁界面——达到低于 20 nm 表面粗糙度——实现了表面埋入玻璃波导与嵌入式光电子芯片之间的受控光学耦合。结合激光直接写入（LDW）波导与激光玻璃对玻璃熔接多层叠接，这一方法支援整合电-光玻璃架构的实现，其中光讯号在封装体内部沿玻璃波导传播，直至在腔壁界面处耦合进入光电子芯片完成光电转换，整个过程不依赖外部光纤或透镜阵列元件。
结论
本文以 LPKF Laser & Electronics SE 制造、并由玻璃面板技术组（GPTG）联盟协同验证的双层玻璃芯展示平台为基础，系统整理了激光制造技术在多层玻璃基板中的近期进展。展示平台所验证的核心能力包括：基于 LIDE 盲腔的 LSI 嵌入；密闭腔体结构中含热通孔的被动元件嵌入整合；透过腔壁工程界面实现的光学波导至光电子芯片边缘耦合；以及透过局部激光玻璃熔接实现的多层叠接。
LIDE 定位于 TRL 9，TensorBonding 在 510 mm × 515 mm 面板格式上以试验机台状态运行，整个已验证的制程链标志着玻璃基先进封装工业化部署的实质性推进。所达到的整合成熟度表明，多层玻璃基板是下一代高频宽电-光异质整合系统的技术可行且可规模化的解决方案，包括针对 AI 数据中心 CPO 平台的应用。
后续工作将集中于全面的制程产业化推进、HPC 工作条件下的可靠性验证，以及光学耦合性能与热管理架构的持续最佳化。这些工作与晶圆厂兼容设计流程及既有光子元件供应链的整合，将是推动广泛采用的关键支撑。
参考文献
[1] N. Anspach, J. Heinz, D. Dunker, N. Ambrosius, S. Hirt, and R. Ostholt, "Through-Glass Via and Substrate Recess Technologies: Enabling Embedded Devices and Co Packaged Optics in Advanced Glass Packaging," in Proc. 2026 IEEE 76th Electronic Components and Technology Conference (ECTC), 2026
来源：《逍遥设计自动化》
免责申明：文章版权归原作者所有，如您（单位或个人）认为内容有侵权嫌疑，敬请立即通知我们，我们将第一时间予以更改或删除。
